M E N

Previous Doc

Next Doc

Go to Doc#

First Hit

Generate Collection

L1: Entry 1 of 1

File: JPAB

Jun 8, 1988

PUB-NO: JP363136259A

DOCUMENT-IDENTIFIER: JP 63136259 A

TITLE: VECTOR PROCESSOR

PUBN-DATE: June 8, 1988

INVENTOR-INFORMATION:

NAME

COUNTRY

TAKAHATA, MASAMI

AOKI, YUJI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

HITACHI LTD

HITACHI COMPUT ENG CORP LTD

APPL-NO: JP61281820

APPL-DATE: November 28, 1986

INT-CL (IPC): G06F 15/347; G06F 12/08; G06F 12/10

ABSTRACT:

PURPOSE: To perform conversion of addresses without deteriorating the throughput of memory access by arranging plural table reference requests into a single one and referring to the same entry of an address conversion table.

CONSTITUTION: The logical addresses a0~a3 which are calculated in parallel by address adders $5-0\sim5-3$ are set at registers $6-0\sim6-3$ with a synchronizing signal 19. The outputs of registers 6-0 and 6-2 are compared with the outputs of registers 6-1 and 6-3 by comparators 7-0 and 7-1. The comparison results 21-0(=0) and 21-1(=1) are delivered since a0 \neq a2 and a1=a3 are satisfied. In case the element space value is smaller than 1/3 block size, the address selection signals 24-0 and 24-1 are set at 0 and 1 respectively. Thus addresses a0 and a3 are supplied to address conversion tables 9-0 and 9-1 respectively and physical addresses b0 and b1~b3 are obtained. The selection signals 13-0 is set at 0 in a table reference control circuit 10 together with selection signal $13-1\sim13-3$ set at 1 respectively. Thus the addresses b0, b1~b3 received from each table are sent to a main memory control mechanism SCU via registers $16-0\sim16-3$.

COPYRIGHT: (C) 1988, JPO&Japio

⑩日本国特許庁(JP)

⑩特許出額公開

⑫ 公 開 特 許 公 報 (A)

昭63-136259

⑤Int Cl.⁴

識別記号

庁内整理番号

母公開 昭和63年(1988)6月8日

G 06 F 15/347 12/08

A-8320-5B U-7927-5B

C-7927-5B

審査請求 未請求 発明の数 1 (全6頁)

9発明の名称 ベクトル処理装置

12/10

②特 頭 昭61-281820

②出 願 昭61(1986)11月28日

砂発明者 高畑

正 美

雄

神奈川県秦野市堀山下1番地 日立コンピュータエンジニ

アリング株式会社内

Ø発 明 者 青 木

神奈川県秦野市堀山下1番地 株式会社日立製作所神奈川

工場内

⑪出 願 人 株式会社日立製作所

日立コンピュータエン

東京都千代田区神田駿河台4丁目6番地

神奈川県寮野市堀山下1番地

ジニアリング株式会社

砂代 理 人 弁理士 小川 勝男

外1名

明期数

1. 発明の名称

の出

雍

ベクトル処理装置

- 2. 特許請求の範囲
 - (1) 要素並列制御方式をとるベクトル処理装置に おいて、複数要素の論理アドレスを並列に計算 する複数のアドレス計算手段と、アドレス計算 の結果得られる論理アドレスを物理アドレスに 変換する前記アドレス計算手段と異なる個数の 複数のアドレス変換手段と、前記複数のアドレ ス計算手段から送出される論理アドレス列を相 互に比較し、該論理アドレス列が論理アドレス 空間の局所空間に属するとき、複数の論頭アド レス列から1個のアドレス変換リクエストを生 成する制御手段と、前記複数のアドレス計算手 段から送出される論環アドレスがおのおの異な る局所空間に属するとき、アドレス列生成ピッ チをアドレス変換ピッチに一致するように減少 せしめる制御手段を其備していることを特徴と するベクトル処理装置。

3. 発明の詳細な説明

(商業上の利用分野)

本発明はベクトル処理数置に係り、特に要素並列制御方式のベクトル処理数置におけるアドレス 変換機構に関する。

〔従来の技術〕

大規模の科学技術計算に使用されるペクトル処理装置は大容量の主記憶と高い液算スループットとを特徴とするが、主記憶へのアクセスについてはアドレス計算結果をそのま〉使用する実アドレス方式であるために多様プログラミング環境下における主記憶の利用効率は十分ではなかった。

世来、ベクトル処理装置におけるユーザ・ジョーブの動的再配置については、基底レジスタによるアドレス修飾によってロード・モジュール内のアドレスの再計算を実行時に行う方式があるが(リャード・M・ラッセル:CRAY-1コンピュータ・システム、日経マグロウヒル、P. 290~292、1982)、ページングを可能とするような動的アドレス変換機構による仮想記憶力

式には至っていない。

[発明が解決しようとする問題点]

本発明の目的は、要素並列制御方式のベクトル 処理装置において、主記憶上に等間隔に配置され るベクトル・データのアクセスについて、並列要 素数に依存しないハードウェア量にて 並少限のス ループット低下でアドレス変換を処理する動的ア

を変化させるリクエスト・ピッチ制御回路とを設ける。

〔作:用〕

複数のテーブルの個数が並の思いまとが可能なのは、ベクトル・データの要素間隔がブロック・サイズに比べて十分の要素間隔が、通常、ベクトル・データの要素間隔が、投充したが、対象の目音、4倍等でとられる場合の512倍、1024倍等である。したがって、多くの場合、同一要素並列に計算されたアドレスは複数のテーブルの同一エントリを参照することが可能となり、テーブルの個数が並列要素数より少なくてもスループットの低下は回遊される。

リクエスト・ピッチ制御回路はベクトル・データの奨素間隔値をブロック・サイズと比較し、上

ドレス変換機構を有するベクトル処理装置を提供 することにある。

(問題点を解決するための手段)

本発明は、先頭要素アドレスと要素間隔値とに よって記述されるベクトル・データの複数の概器 の論理アドレスを並列に計算するアドレス加算器 と、アドレス計算の結果得られる論典アドレスを 主記憶上のアドレス付けに用いられる物理アドレ スに変換する最終2個のアドレス変換テーブルと、 並列に計算された複数の論理アドレスを比較し、 比較精規に基づいて複数のテーブル参照要求を1 悩にまとめ、アドレス変換テーブルに入力し、 複 数の物理アドレスを飼時に生成するテーブル参照 制御回路と、アドレス変換の結果得られる複数の 物理アドレスの间期を取り、主記憶制御機構に対 してフェッチ、ストア等のアクセス要求を発行す るメモリ・リクエスト制御回路と、ベクトル・デ ータの要素間隔値をプロック・サイズと比較し、 テーブル参照要求を圧縮できない場合を検出し、 アドレス計算、メモリ・リクエスト発行のピッチ

記テーブル参照要求の圧縮の可否を判定する。並 列要素数がM個、アドレス変換テーブルがN個の 場合(M>N)には、関値はブロック・サイズの (N-1)/(M-1)である。 要素間隔額が該 閩俄より小さい場合には同一要素並列におけるテ ーブル参照要求は高々N餌に圧縮され、アドレス 計算と同じピッチでアドレス変換を実行可能であ る。要素間隔値が開値より大きい場合には間一葉 廃並列におけるテーブル参照要求はN+1個から 最大 M 個となる。この場合にはアドレス変換をア ドレス計算と同じピッチで実行するのは不可能で-ある。したがって、アドレス計算のピッチを称し、 アドレス変換のピッチに合せる。リクエスト・ピ ツチ制御回路は上記の2つの場合を歳別し、アド レス加算器、テーブル参照制御回路、メモリ・リ クエスト制御回路の動作ピッチを設定する。

テーブル参照制御回路は、アドレス計算によって同時に得られる複数の論理アドレスを選択し、 アドレス変換テーブルを参照し、物理アドレスを 生成する処理を制御する。複数のテーブル参照要 求を1個にまとめることが可能である場合には論 選アドレスを比較し、アドレスの一致する同一ブ ロックに囲する参照要求を1個としてアドレス変 換テーブルに入力し、対応する物理アドレスを得 る。同一要素並列に計算されたすべての要素が同 ーのブロックに属する場合にはアドレス変換テー ブルに対応する 1 個のエントリを参照すればよい。 岡一要素並列に計算された前半の要素と後半の要 **兼とが別々の2個のブロックに属する場合には2** 個のアドレス変換テーブルにて各々のエントリを 参照すればよい。各要素とブロックとの対応付け は論理アドレスの一致によってなされ、対応付け に従って物理アドレスが生成される。複数のテー ブルな風襲求を1個にまとめることが不可能な場 合には、同一要素並列にアドレス計算された複数 の逐素のアドレス変換を(並列要素数)/2マシ ン・サイクルかけて迷次的に実行する。各要素の テーブル参照は定められた順序に従って実行され る。すべての要素についてテーブル参照が完了する ると、飼期がとられ、メモリ・リクエストの発行

が可能となる。

(灾施例)

以下、本発明の一実施例について図面により説明する。

第1図は本発明を適用した要素並列制御方式の ベクトル処理装置の一実施例で、特にアドレス計 算に関係する部分の構成例を示したものである。 第1回において、1はベクトル・データの先頭要 湖を保持するアドレス·レジスタ(VAR)、2 は妥素間隔阂を保持するインクリメント・レジス タ (VIR)、 3 は要素間脳値をデコードするデ コーダである。4はデコーダ3のデコード結果を 受けて、アドレス計算、メモリ・リクエスト発行 のピッチを変化させるリクエスト・ピッチ制御回 路である。5はVAR1とVIR2の内容を入力 として論理アドレスを計算するアドレス加算器で、 こゝでは510~5-3の4個からなるとしてい る。6-0~6-3は各アドレス加算器5-0~ 5-3に対応して設けたレジスタである。7は2 個の論理アドレスを比較するコンパレータで、こ

*では7-0と7-1の2個からなるとしている。
8-0と8-1はそれぞれ一つの論理アドレスを
選択するセレクタである。9は論理アドレスを物
理アドレスに変換するアドレス変換テーブルで、
こ*では9-0と9-1の2個からなるとしてい
る。10はアドレス変換テーブル9の参照を制御するテーブル参照制御回路である。12-0~1
2-3はそれぞれ一つの物理アドレスを選択するセレクタ、11-0~11-3および16-0~
16-3はレジスタである。15は主配憶制御機
標に対してフェッチ、ストア等のアクセス要求を
発行するメモリ・リクエスト制御回路である。

本実施例において、アドレス計算は4要素/1マシン・サイクルで処理される。アドレス変換テーブル参照は2要素/1マシン・サイクルで処理される。ベクトル・データの要素間隔値がブロック・サイズの1/3より小さい場合には、同一要素並列に計算された複数の論理アドレスの中に同一ブロックに関するものがあるので、実質的にテーブルな照を必要とするのは高々2要素である。

この場合には、アドレス計算、テーブル参照、メモリ・リクエスト発行を1マシン・サイクル・ピットで処理可能である。そうでない場合には2マシン・サイクル・ピッチで処理しなければならない。

上記条件はブロック・サイズを 4 K = 4 0 9 6 バイトとしたとき 3 × (要素間隔債) <4 0 9 6 として表わされる。すなわち、要素間隔質の関質は 1 3 6 6 である。正確には要素の語及の整数倍でなければならないから、4 パイト・データの場合 1 3-6 0-である。

デコーダ3はVIR2の値をデコードし、リクエスト・ピッチ制御回路4に送る。リクエスト・ピッチ制御回路4は該デコード結果と語長によって異なる関値とから動作ピッチを定める。すなわち、1マシン・サイクル・ピッチ動作の場合は"1"とする。該モード信号2と同期化信号19とによってアドレス加算器5

におけるアドレス計算、メモリ・リクエスト領御 回路15におけるメモリ・リクエスト発行のピッ チを変える。テーブル参照制御回路10は別の問 期化信号23によって制御される。

はじめ第1回、第2回によって1マシン・サイ クル・ピッチのアドレス変換テーブル参照動作を 説明する。 第2 図はアドレス変換テーブル9 の谷 照ルールを示すものである。. 契索間隔傾がブロ ック・サイズの1/3より小さい場合には、鼠一 要素並列に計算された複数の論理アドレスは最大 2個のブロックに分布する。このときブロックを クロスする妥素位置によって、第2図の左側の様 に4つに場合分けされる。場合の歳別は4要素の 論理アドレスを 2 要素毎に比較することによって 行う。比較の対となるのは 0 帯と 2 番、 1 番と 3 番である。論理アドレスは要素番号額に単調に増 加または減少するので、鎮組み合せによりブロッ クをクロスする要素位置を正確に認識することが 可能となる。またアドレス変換テーブルを参照す る倫理アドレスとしては0番と3番を遊べばよい。

であり、論理アドレス a。がレジスタ6 - 0 からアドレス・セレレタ8 - 0を介しアドレス変換テーブル9 - 0 に入力される。アドレス・セレクト信号24 - 1 は"1"であり、論理アドレスa,がレジスタ6 - 3 からアドレス・セレクタ8 - 1を介しアドレス変換テーブル9 - 1 に入力される。この結果、論理アドレス a。が変換されて物理アドレス b。が、論理アドレス a,が変換されて物理アドレス b。が、論理アドレス a,が変換されて物理アドレス b。が、論理アドレス a,が変換されて物理アドレス b。~ b,がそれぞれ得られる。

テーブル参照制御回路10において、アドレス 比較結果21-0,21-1からセレクト信号1-3-0~13-3が生成され、アドレス変換テーブル参照結果の選択の制御に用いられる。今の場合、第2回より、セレクト信号13-0は"0"、13-1~13-3は"1"である。従って、アドレス変換テーブル9-0の参照結果も。はパス27-0からセレクタ12-0を介しレジスタ11-0にセットされる。アドレス変換テーブル9-1の参照結果 b。~ b。はパス27-1からセレクタ12-1~8 0 計は異なる 2 個のブロックの前半の論理アドレスを代表し、3 番は後半の論理アドレスを代表するからである。

今、同一要素並列に計算される論理アドレスを a., a., a., a., 対応する物理アドレスをb 。, bı, bı, bıとし、a。とaıとの間でブロッ クをクロスするものとする。アドレス加算器5-0~5-3によって並列に計算された論理アドレ スa。~a。は、リクエスト・ピッチ制御回路4が 発生する同期信号19によってレジスタ6-0~ 6-1に毎サイクルセットされる。レジスタ6-0と6-2の出力はパス20-0.20-2を介 しアドレス・コンパレータ7-0に入力される。 第2図よりa。キa。であるから比較結果21-0 は"0"となる。レジスタ6-1と6-3の出力 はパス20-1,20-3を介しアドレス・コン パレータ7~1に入力される。同様にaュ=a゚で あるから比較結果21-1は"1"となる。また、 要素間隔値がブロック・サイズの1/3より小さ い場合、アドレス・セレクト借号24-0は"0"

~11-3にセットされる。レジスタ11-0~11-3はセット信号14-0~14-3によって毎サイクルセットされる。レジスタ11-0~11-3に得られた物理アドレスb。~b,はレジスタ16-0~16-3に転送され、メモリ・レクエスト制御回路15の制御の下に主記憶制御機構(SCU)に対して送出される。

第3 図は以上の動作のタイム・チャートを示し たものである。

次に第1回、第2回によって2マシン・サイクール・ピッチのアドレス変換テーブル参照動作を説明する。要素間隔値がブロック・サイズの1/3以上の場合には、同一契溝並列に計算された複数の論理アドレスは3個または4個の異なるブロックに分布する。よって1個のアドレス変換テーブルにおいて2マシン・サイクルの間に2契済を変換することによって、全体として2マシン・サイクル・ピッチで4要素を処理するようにする。このため、第1回に示す機に、偶数番のアドレス加算器1個とお対し

ドレス変換テーブル9 - 0 に入力され、 a . がレ ジスタ 6 - 3 からセレクタ 8 - 1 を介してアドレ

ス変換テーブル9-1に入力される。1サイクル 経過後、セレクト借号13-0,13-2が"0"

となり、 b。がパス27-0からセレクタ12-0を介しレジスタ11-0にセットされ、 b。が

パス27-1からセレクタ12-2を介しレジス タ11-2にセットされる。さらに1サイクル経

過後、セレクト信号13-0,13-1が"1"

となり、 b. がパス27-1からセレクタ12-

て1個のアドレス変換テーブルをくゝり付けとする。2マシン・サイクルの内、前半では偽数番のアドレス加算器の出力を入力し、後半では奇数番のアドレス加算器の出力を入力する。 西方のアドレス変換完了後、 向期を取ってメモリ・リクエストを発行する。

1を介しレジスタ11-1にセットされ、b,がパス27-3からセレクタ12-3を介しレジスタ11-0・11-2へのセットとレジスタ11-1、11-3へのセットはセット信号14-0~14-3によって排他的に成される。 物理アドレスのレジスタ11-0~11-3へのセットは、 偽数番の要素と奇数番の要素のアドレス変換の完了時にセット信号

第4回は以上の動作のタイム・チャートを示し たものである。

本実施例によれば、高々2個のアドレス変換テーブルによって、要素間隔値の小さなベクトル・データのアクセスにおけるアドレス変換をスループットの低下なく処理可能となる。

(発明の効果)


本発明によれば、要素並列制御方式のベクトル 処理装置において、並列要素数に依存しない個数 のアドレス変換テーブルによって、動的アドレス 変換を効率良く実行できる。特に主記憶上に等間 隔に配置されるベクトル・データの要素間隔値が ブロック・サイズに比較して小さい場合に、メモ リ・アクセスのスループットの低下なくアドレス 変換を実行できる。

4. 図面の簡単な説明

第1 図は本発明による要素並列制御方式のベクトル処理装置の一実施例のブロック図、第2 図はアドレス変換テーブルの参照ルールを示す図、第3 図及び第4 図はアドレス参照テーブルの参照動作のタイム・チャートである。

- 1…アドレス・レジスタ、
- 2 … インクリメント・レジスタ、
- 4 … リクエスト・ピッチ制御回路、
- 5…アドレス加算器、
- 7…アドレス・コンパレータ、
- 8…アドレス・セレクタ、
- 9 … アドレス変換テーブル、
- 10…テーブル参照制御回路、
- 15…メモリ・リクエスト制御回路。

代理人弁理士 小川勝男



				ž	凯你店	4€ =40		
0 15 5L	アンスに気が系	以杨条	2	<u> </u>	13.0	21-0 21-1 13-0 13-1	13-213-5	5-5-
Q. Q. Q. Q.	Q. * Q2	Q Q. Q Q.	-	-	0	0	0	0
02 03	Qo + Q2	Q. +Q2 Q. = Q3 0	0	-	0	-	-	-
) (a. a)	Q. ≠ Q2	00 \$ Q 1 \$ Q 1 \$ Q	0	0	0	0	-	-
00 01 00 00	Q. = Q2	Q. = Q2 Q1 # Q3	-	0	0	0	0	-
0,01,02,03:19 19 75 14 14 14 14 14 14 14 14 14 14 14 14 14	14 51 61	K	# - #:0	} ≠ :		0; T&Lot ! EIKES	1 2	3

第20図

